|
||
| Pubblicato il: 24.04.2012 | A cura di: Andrea Faes |

Clicca sull’immagine per ingrandirla
Lo schema di funzionamento della CPU è molto semplice e troviamo i quattro core posti in parallelo, ognuno dotato di una cache per ogni core L1 da 80KB con un tempo di lettura di 3 cicli e una cache L2 da 256 KB da 8 cicli come per Sandy Bridge. A sinistra troviamo il processore grafico che è stato notevolmente potenziato rispetto alla precedente generazione andando a migliorare uno dei punti deboli presenti nelle vecchia architettura.
Non è invece cambiato il punto di forza di Sandy Bridge e cioè la cache L3, condivisa tra tutti i core e il processore grafico, che permette di accedere ad un elevato numero di informazioni in maniera molto veloce. La cache L3 è inoltre collegata al System Agent che ha il compito di gestire tutte le informazioni elaborate dalla CPU ed è in grado di pilotare le 16 linee PCI-Express per la gestione di flussi video e bus DMI 2.0 con il quale il processore comunica con il chipset Z77.
Solo un cenno per il memory controller che ormai da qualche generazione è implementato direttamente nel DIE della CPU e permette di gestire un flusso di dati in modalità Dual-channel.

Clicca sull’immagine per ingrandirla
Da questo schema possiamo notare tutti i miglioramenti che Intel ha implementato in questa nuova architettura.