Nehalem: QPI e Memory Controller

Nehalem sfrutta un nuovo bus di sistema, denominato Quick Path Interconnect, decisamente simile all’Hyper Transport di AMD. Il bus QPI è bidirezionale e offre un’ampiezza pari a 16 bit: conti alla mano, ogni link QPI offre un transfer rate massimo di 25,6 GB/s.

Come detto, le similitudini con il bus Hyper Transport riguardano anche l’implementazione pratica ed aiutano Intel a superare le difficoltà dei propri sistemi multi-processore: le ottimizzazioni software esistenti per il link di AMD valgono adesso anche per QPI.

Anche qui entra in gioco la modularità alla base di Nehalem: una CPU destinata a sistemi multi-processore avrà a disposizione due link QPI nel suo un-core, il secondo del quale servirà a dialogare con la seconda CPU. Si tratta di un cambiamento radicale rispetto all’architettura Xeon attuale dove non è prevista una comunicazione diretta fra le CPU, ma si deve necessariamente passare attraverso il chipset.

Allo stesso modo, il memory controller integrato nella CPU assicura che i dati presenti nella memoria RAM siano utili solamente al relativo processore: questo permette una maggiore aggressività per quanto riguarda gli algoritmi di prefetch, che avranno meno possibilità di errore.

Nell’architettura Xeon attuale, invece, la memoria RAM è condivisa tra tutte le CPU del sistema e quindi contiene i dati richiesti per diversi processori: non a caso, talvolta i prefetcher delle CPU Core 2 vengonoo disabilitati perché potrebbero portare ad influenze negative sulla banda passante a causa della frequenza con cui generano cache miss.